Laid-Open Number: 3-229221

Laid-Open Date : October 11, 1991

Application Number: 2-24631

Application Date : February 2, 1990

Int. Class Number : G02F 1/133, G09F 9/35 Applicant : Mitsubishi Electric Corp.

Specification

1. Title of Invention
Liquid Crystal Panel

2. Claim

(1) A liquid crystal panel of so-called an active matrix type, which has gate lines, source lines, and high-voltage lines and low-voltage lines each of which is held at a substantially constant potential while at least one picture plane is rewritten, wherein a pixel selection transistor in which a gate electrode is connected to said source line, a switching transistor in which a gate electrode is connected to said drain electrode of said pixel selection transistor and a drain electrode is connected to said low-voltage line, a load transistor or an ohmic resistor which is connected between said source electrode of said switching transistor and said high-voltage line, and a liquid crystal element in which a pixel electrode is connected to said source electrode of said switching transistor and an opposite electrode is held at a potential that is approximate to that of said high-voltage line are provided for each pixel.

3. Detailed Description of the Invention

The present invention relates to a liquid crystal cell which is used in a plane display or the like.
[Prior Art]

Fig. 4 shows the constitutional example of a pixel of a conventional liquid crystal panel of an active matrix type shown in, for example, JP-A-1-200231. Fig. 4 is an equivalent circuit of one pixel of the liquid crystal panel using a thin film transistor. Reference numeral (2) denotes a gate line; (5) a source line; (40) a pixel selection transistor; (21) a gate electrode; (51) a source electrode; (61) a drain electrode; (10) a liquid crystal element

constructing one pixel; (7) a pixel electrode; (8) a liquid crystal layer; and (9) an opposite electrode. As a pixel selection transistor (40), a thin film transistor is used in many cases.

In the conventional active matrix type liquid crystal panel, the gate electrode (21) of a pixel selection transistor (400) is connected to a gate line (20), the source electrode (51) is connected to a source line (50), and the drain electrode (61) as a signal output terminal is connected to the pixel electrode (7). While the gate line (2) is selected, the potential of the pixel electrode (7) is substantially equal to the potential V_S of the source electrode (51). The liquid crystal layer (8) is sandwiched between the opposite electrode (9) and the pixel electrode (7) and exhibits an electric optical effect due to a potential difference between the two electrodes in accordance with the level of the potential V_{OUT} of the pixel electrode (7).

Fig. 5 is a timing chart when the liquid crystal panel is driven, Fig. 5(a) shows the potential V_G of the gate electrode, Fig. 5(b) shows the potential V_S of the source electrode, Fig. 5(c) shows the potential V_{OUT} of the pixel electrode, and Fig. 5(d) shows the transmittance T_{LC} of the liquid crystal layer.

The operation of the conventional panel will now be described.

While one frame is rewritten, gate lines (20) are sequentially selected by selection pulses shown in Fig. 5(a). The potential V_S (shown in Fig. 5(b)) of the source electrode (51) when the gate line (20) is selected is written as a potential V_{OUT} of the drain electrode (61) and the pixel electrode (7) of each pixel (shown in Fig. 5(c)). When the potential of the pixel electrode (7) is held until the next signal is written, the transmittance T_{LC} (shown in Fig. 5(d)) of the liquid crystal layer (8) is constant for a period of one frame so

[Problems that the Invention is to Solve]

Since the conventional liquid crystal panel is constructed as mentioned above, in the case where required charges are accumulated in the pixel electrode for a period of gate selecting time, a voltage which is applied to the liquid crystal layer is decreased due to charge dissipation caused by a transient current through the liquid crystal layer, a leakage current in the transistor or liquid crystal, or the like for a period of frame rewriting time, so that there is a problem that flicker occurs.

In order to solve the problem, hitherto, a process for providing a holding

capacitance between the gate electrodes at the front stage of the pixel electrode has been performed. However, in the case where the resistance value of the liquid crystal layer is small, it is necessary to prevent a decrease in applied potential to the liquid crystal by providing a fairly large holding capacitance. Consequently, a problem that the above fact results in a decrease in aperture ratio is caused.

The invention is made to solve the problems as mentioned above and it is an object of the invention to provide a liquid crystal panel which essentially has no flicker and which can perform good binary display when a liquid crystal material having a small resistance value is used.

[Means for Solving the Problems]

A liquid crystal panel according to the invention is characterized in that on an array substrate of the liquid crystal panel, in addition to gate lines and source lines, high-voltage lines and low-voltage lines are provided, an inverter circuit, to which an output of a pixel selection transistor is inputted and which is connected to the high-voltage line and the low-voltage line, is provided for each pixel, and the output voltage of the inverter circuit is applied to a pixel electrode of a liquid crystal display. [Operation]

In the liquid crystal panel according to the invention, since the potential of the pixel electrode is held at that of the high-voltage line or low-voltage line in correspondence to the output of the pixel selection transistor until the next signal is inputted, a fluctuation in potential of the pixel electrode caused by a transient current through a liquid crystal layer, a leakage current in the pixel selection transistor or liquid crystal layer, or the like can be avoided, so that a satisfactory binary display with no flicker can be realized.

An embodiment of the invention will now be described with reference to the drawings hereinbelow. Fig. 1 is a diagram showing a construction as an equivalent circuit in one pixel of a liquid crystal panel according to the embodiment. Reference numeral (500) denotes the switching transistor and reference numeral (600) indicates a load transistor. Each of the transistors is an n-channel enhancement type. Reference numerals (21), (22), and (23) denote the gate electrodes of the transistors (400), (500), and (600), respectively; (51), (52), (53) the source electrodes of the transistors, respectively; (61), (62), (63) the drain electrodes of the transistors,

respectively; (20) the high-voltage line; and (30) a low-voltage line. high-voltage line (20), low-voltage line (30), switching transistor (50), and load transistor (60) construct an inverter circuit (70). Reference numeral (90) denotes a load capacitor. The drain electrode (61) of the pixel selection transistor (40) is connected to the load capacitor (90) and an input terminal of the inverter circuit (70). The inverter circuit (70) is a circuit of what is called an NELS type constructed by two n-channel enhancement type The drain electrode (62) of the switching transistor (50) is connected to the low-voltage line (30) and the source electrode (52) is connected to the source electrode (53) of the load transistor (60). electrode (23) and drain electrode (63) of the load transistor (60) are connected to the high-voltage line (20). An output terminal of the inverter circuit (70) is connected to the pixel electrode (7). The potential of the pixel electrode (7) is held at either one of the potential V_L of the low-voltage line (30) and the potential V_H of the high-voltage line (20) in accordance with the level of the input potential of the inverter circuit (70).

Fig. 2 is a diagram showing a timing chart when the liquid crystal panel of the embodiment is driven. Fig. 2(a) shows the potential V_G of the gate electrode, Fig. 2(b) shows the potential V_S of the source electrode, Fig. 2(c) shows the potential V_{IN} of the drain electrode, Fig. 2(d) shows the potential V_{OUT} of the pixel electrode, and Fig. 2(e) shows the transmittance T_{LC} of the liquid crystal layer.

The operation of the embodiment will now be described.

In the case where a pixel is selected, when the gate line (2) to which the pixel selection transistor (40) is connected is selected, the potential V_S of the source line (5) to which the pixel selection transistor (40) is connected is set

held at a high potential until the next gate is selected. The output V_{OUT} of the inverter circuit (70) is approximate to the value of the potential V_L . In the case that the potential V_{COM} of the opposite electrode (9) is set to a potential that is equal to the potential V_H , a voltage V_{LC} (= V_{OUT} -> V_{COM}) applied to liquid crystal is substantially equal to a value of $(V_L -> V_H)$, so that the writing can be performed to the liquid crystal element (10).

On the other hand, when the gate line (2), which is connected to the pixel that is not selected, is selected, the potential V_S of the source line (5) is

set to a low potential. Due to this, the inverter input V_{IN} is held at a low potential until the next gate is selected, so that the output V_{OUT} of the inverter is approximate to the value of the potential V_H . Therefore, the voltage V_{LC} is substantially equal to 0V and the pixel can be set in a non-selecting state.

In the aforementioned embodiment, although the n-channel enhancement type thin film transistor is used as a thin film transistor constructing each pixel, a semiconductor material such as amorphous silicon film, polysilicon film, CdS film, or the like which is often used in the liquid crystal panel can be used as an active layer.

As a substrate on which the array is formed, a glass substrate is generally used. A semiconductor crystal substrate such as crystal silicon or the like can be also used. In this case, instead of the thin film transistors, MOS transistors can be also formed in the substrate to form the array substrate. Further, in the case of using a p-channel transistor or a depletion type one, the effect similar to the above can be expected by properly selecting the construction of the inverter circuit.

Further, in the above mentioned embodiment, the load transistor of the inverter circuit can be placed with an ohmic resistor or the like. Further, in the case that the gate line at one preceding stage is used as a low-voltage line, the effect is hardly changed. Further, the low-voltage line and high-voltage line can be also constructed as conductive films covering the whole display surface.

In the driving operation, it is important that the potential of the low-voltage source is made different from that of the high-voltage source and the potential is held for almost one frame time. The levels of the other

correspondence to the physical properties of liquid crystal or characteristics of an array circuit.

Use of the liquid crystal panel of the embodiment shown in Fig. 1 allows a driving due to an active matrix method of ferroelectric liquid crystal.

Fig. 3 is a timing chart at the time of the driving operation, Fig. 3(a) shows the potential V_G of the gate electrode, Fig. 3(b) shows the potential V_S of the source electrode, Fig. 3(c) shows the inverter input potential V_{IN} , Fig. 3(d) shows the potential V_H of the high-voltage line, Fig. 3(e) shows the potential V_L of the low-voltage line, Fig. 3(f) shows the voltage V_{LC} applied

to the liquid crystal element, Fig. 3(g) shows the transmittance T_{LC} of the liquid crystal layer.

The liquid crystal layer (8) is constructed by ferroelectric liquid crystal (hereinbelow, referred to as an FLC) in which polarization inversion is caused by bipolar pulses or simple rectangular pulses and which has high memory performance. In this instance, the driving due to the bipolar pulse is shown as an example. Upon driving, first, while image data is written into the load capacitor (90) (periods A in Fig. 3), the potentials V_H and V_L are set to a potential that is substantially equal to the potential V_{COM} . Therefore, in this case, irrespective of the value of image data, each pixel has V_{LC} to 0V and the liquid crystal element (10) of each pixel holds the display state of a previous frame.

Subsequently, after the image data is written, erasing pulses of a degree that the polarization inversion of the FLC is caused are supplied to the potentials V_H and V_L (periods B in Fig. 4). Due to this, irrespective of the value of the image data, the memory state of the liquid crystal element (10) of each pixel is erased.

Subsequently, writing pulses of a degree that the polarization inversion of the FLC is caused are supplied to only the potential V_H (periods C in Fig. 4). A response of the FLC at that time differs depending on the inverter input potential V_{IN} of each pixel, namely, the value of the written image data. When the input potential to the inverter is low, $V_{OUT} \rightarrow V_H$. The pulses are written into the pixel electrode (7) in accordance with the supply of the writing pulses to the potential V_H , so that the polarization inversion in the FLC is caused. On the other hand, when the input potential to the inverter is high. $V_{OUT} \rightarrow V_H$ (= V_{COM}) so that the polarization inversion in the FLC is not

liquid crystal panel can be realized.

[Effect of the Invention]

As mentioned above, according to the invention, the output of the pixel selection transistor is used as an input, there is provided the inverter circuit which is connected between the high-voltage line and the low-voltage line and which is constructed by the switching transistor and the load, the output of the inverter circuit is supplied to the pixel electrode of the liquid crystal element, and the potential is held constant for almost one frame time.

Consequently, there is no flicker caused by the decrease in pixel potential due to dielectric relaxation of liquid crystal or leakage current in the thin film transistor and there are effects to obtain the liquid crystal panel, which can perform a favorable binary display.

4. Brief Description of the Drawings

Fig. 1 is an equivalent circuit showing the construction of one pixel of a liquid crystal panel according to an embodiment of the invention; Fig. 2 is a timing chart of the embodiment; Fig. 3 is a timing chart upon another driving operation of the embodiment; Fig. 4 is an equivalent circuit diagram of one pixel of a conventional liquid crystal panel; and Fig. 5 is a timing chart of the conventional panel.

[Description of the Reference Numerals]

- (2) gate line, (21), (22), (23) gate electrode, (5) source line, (51), (52),
- (53) source electrode, (61), (62), (63) drain electrode, (7) pixel electrode,
- (8) liquid crystal layer, (9) opposite electrode, (10) liquid crystal element,
- (20) high-voltage line, (30) low-voltage line, (40) pixel selection transistor,
- (50) switching transistor, (60) load transistor, (70) inverter circuit

In the diagram, the same reference numerals denote the same or corresponding component elements.

⑩日本国特許庁(JP) ⑪特許出願公開

◎ 公開特許公報(A) 平3-229221

Mint. Cl. 5

識別記号

庁内整理番号

每公開 平成3年(1991)10月11日

G 02 F 1/136

500

9018-2H

審査請求 未請求 請求項の数 1 (全7頁)

液晶パネル 会発明の名称

> 頭 平2-24631 21)特

頭 平2(1990)2月2日 **会出**

砲発 明 者 堀 Ш 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

材料研究所内

の出 頭 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

の代 理 人 弁理士 大岩 增雄 外2名

1. 危明の名称

液晶パネル

ä

2. 特許請求の範囲

(1) ゲートラインと、ソースラインと、少なく とも一面面を占き換える間それぞれほぼ定位位に

21.ゲートラインにゲート 広停が接続され に起ソー スラインにソース進帯が接続された両希選択トラ ンジスタと、このトランジスタのドレイン選棒に ゲート准体が接続されドレイン関係が上記低温圧 ラインに接続されたスイッチングトランジスタお よびこのスイッチングトランジスタのソース選棒 と上記載地圧ラインの間に接続された負荷トラン ジスタもしくはオーミック抵抗と、上記スイッチ ングトランジスタのソース電極に両系電極が接続 され対向電極が上記高電圧ラインに近い電位に保 持されている波酷楽子とを備えた液晶パネル。

3. 発明の詳細な説明

[産業上の利用分野]

この充明は、平面ディスプレイ等に用いられる 波昌セルに関するものである。

第4例は、例えば特開平1-200231に示

【従来の技術】

された従来のアクティブマトリックス型の液晶パ ネルの両端の構成例を示す。第4関は、海膜トラ て、 (2) ログートフィン、 (5) ロソースフィン、 (40)は雨煮透沢トランジスタで、(21)はゲート地 梅、(51)はソース批稱、(61)はドレイン電腦であ る。(10)は一両器を形成する液温素子で、 (7)は 南基電極、 (8) は液晶層、 (9) は対向電極であ る。なお、両系選択トランジスタ (40) は郷 軽トラ ンジスタが用いられることが多い。

この従来のアクティブマトリックス型の液晶パ ネルは、両者選択トランジスタ (400) のゲート電 係(21)はゲートライン(20)に、ソース電桶(51)は ソースライン (50)に、信号出力端であるドレイン 范ੱ稿 (61)は、武楽電標 (7) に接続されており、 ゲートライン(2) が選択されている間、両業電極 (7) はソース電腦 (51)の電位 V 。にほぼ浮しい電位になる。液晶別 (8) は、対向電腦 (9) と無素電機 (7) に挟まれており、両素電極 (7) の電位 V 。。。の監底に応じて、二つの電極の電位差による電気光学効果を示す。

第5回日、液晶パキルを製動する際のタイミングチェートで、第5回(a) は、ゲート選集の現位 V。、同四(b) はソース遺跡の現位 V。、同四(c) は海素遺跡の現位 V。u・、同四(d) は液晶層の透過率下。cを示す。

つぎに、この従来例の効作を説明する。

ーフレームの言き替えの間、恋 5 図 (a) に示す 選択パルスによって、ゲートライン (20) が順次選択されてゆく。各演者のドレイン選棒 (51) と両 4 電機 (7) の電位 V eu + には、ゲートライン (20) が選択されているときのソース選棒 (51) の電位 V e (第 5 図 (b) 関示) が ほき 込まれ (第 5 図 (c))、次の信号提込までの間、この両業電棒 (7) の電位が保たれていると、液温層 (8) の透過率 T ec (第 5 図 (d) 図示) はーフレームの間一定

[課題を解決するための手段]

この発明に係る液温パネルでは、液温パネルの アレイ基板上に、ゲートラインとソースラインの 他に、高域圧ラインと低域圧ラインとを設けると ともに、各齢素に消素選択トランジスタの出力を 人力とする上記高圧ラインと低圧ラインとの間に

夕同路の出力或圧を液温素子の歯素電棒に印加するようにした点を特徴とする。

[作用]

この危明における被易パネルでは、歯素選択トランジスタの出力に応じて、歯器電棒電位が次の信号入力までの間、姦電圧ライン電位または低電圧ライン電位にはたれるので、被遏剤を通じての過渡電波や臓素選択トランジスタや液量層のリーク等による臓器電極電位の変動をさけることができ、ちらつきのない良好な三値表示を実現でき

[発明の実施例]

以下、この発明の一実施例を関について説明す

で、ちらつきのない表示動作が行なわれる。

「発明が解決しようとする課題」

従来の液晶パネルは、以上のように構成されていたので、ケート選択時間の間に両溝電操に所会の電荷を貯えても、フレーム許き換え時間の間における液晶層を通じての過渡電液やトランジスタヤ、液晶のリーク等による電荷の改逸のため、液晶層にかかる電圧が低下し、ちらつきが生じるといった問題点があった。

この問題点を解決するため、従来両素電極前段のケート電極の間に、保持容量を設ける等の方限がとられるが、被温層の抵抗値が小さい場合には、かなり大きな保持容限を設けて液高印加電位の低下を防ぐ必要があり、それが閉口率の低下をもたらすという問題点が生じていた。

この危惧は、上記のような問題点を解消するためになされたもので、抵抗値の小さな液晶材料を 用いた場合でも、本質的にちらつきがなく、良好 な二値表示を行なえる液晶パネルを得ることを目 的とする。

る。第1回は、この実施例の液晶パネルの一調素内の構成を等価同路で示した関で、 (500)はスイッチングトランジスタ、 (600)は負荷トランジスタで、各トランジスタはいずれもnチャンネルのエンハンスメント型のものである。 (21)、(22)、(23)は各トランジスタ(400)、(500)、(600) のゲー

(50)のソース 電極 (53)に接続され、負荷トランジスタ (50)の ゲート 電極 (23) およびドレイン 選棒 (63) は高電圧ライン (20)に接続され、インバータ 開路 (70)の出力器は再業電棒 (7) に接続されており、両素電棒 (7) の単位は、インバータ 開路 (70)の人力電位の高低に応じて、低電圧ライン (30)の電位 V 。 または、高電圧ライン (20)の電位 V 。 のいずれかの電位に保たれる。

次に、この実施例の動作を説明する。

ある調整を選択する場合、その商品選択トランジスタ (40) が接続されているゲートライン (2) が選択されているときは、当該両温選択トランジスタ (40) が接続されているソースライン (5) の 電位V。を高電位とする。これによって、次のゲート

られる半導体材料が使用できる。

また、アレイを形成する基板としては、ガラス 基板が一般的であるが、結晶シリコン等の半導体 結晶 基板を用いることもできる。この場合、薄膜 トランジスタの代わりに、MOSトランジスタを 基板内に作りこんでアレイ基板とすることもでき る。さらに、トランジスタとしては、ロチャンネ

バータ回路の構成を適宜選択することで、 阿様の 効果が期待できる。

さらに、上記実施例では、インパータ回路の負荷トランジスタをオーミック抵抗等に属き換えてもよく、さらに、低電圧ラインとして、一段前のゲートラインを用いても、その効果はほとんど変わらない。さらに、低電圧ラインおよび高電庁ラインは、表示面全体を振う導電膜として構成することもできる。

また、その駆動動作においては、低電圧凝と高電圧凝を異なる電位とし、その電位をほぼ…フレーム時間の間保つことが承受であり、その他の

選択時まで、インパータ回路 (70)の入力 Vioは、 高価位に 保たれ、インパータ 回路 (70)の 出力 Viour は、Viou に近い値となり、対向 環体 (9) の 環位 Viou を Viou に 守しい 電位に設定すれば、液 量印加塩圧 Viou = Viou - Viou は、ほぼ Vii -Viou となり、液晶素子 (10)に含込を行なうことが

他方、選択しない商品に接続されているゲートライン (2) が選択されているときは、そのソースライン (5) の電位 V。を低電位とする。これによって、次のゲート選択時まで、インパータ入力 V、・・が低低位に保たれ、インパータの出力 V・・・ は、V。に近い値となる。したがって V・・ はほ O Vとなり、その資素を非選択状態にすることができる。

なお、上記実施例では、各資品を構成する用数トランジスタとして、nチャンネルのエンハンスメント型の得級トランジスタを用いたが、その能動所には、アモルファスシリコン級、多結晶シリコン数やCdS膜等の液晶パネルにしばしば用い

並位の高低やその印加のタイミングは、液晶の物 性や、アレイ间路の特性に応じてさまざまに変更 してさしつかえない。

また、第1図に示した実施例の被品パネルを用いて、強誘電性液晶のアクティブマトリックス法による駆動を行なうことができる。

第3回はこの駆動動作時のタイミングチャート

(b) はソース 本橋 の電位 Vェ、 間図 (c) はインパータ入力電位 Vェ、 同図 (d) は高電圧ライン電位 Vェ、 同図 (c) は低電圧ライン電位 Vェ、 同図 (f) は液晶素子印加電圧 Vェ。 同図 (g) は液晶形の透過半丁ェを示している。

液晶解(8)は、パイポーラバルス、または、単純地形パルスで分様反転を生じ、かつ、メモリ性の良好な強誘性性液晶(以下、「FLC」という)で構成する。ここでは、パイポーラバルスによる緊動について例を示す。駆動にあたっては、まず、負荷容 版(90)に両像データをきき込む師(第3 図中の A 期間)、 Vn とVぃをV con にほ

は同じ耳収∨com に設定する。したがって、この 場合は、兩位データの低に関係なく、各両右で V ce~ 0 V となり、各画者の液晶系子(10)は、前 フレームの表示状態を保持している。

つぎに、両輩データの普込がおわったのち、 VaとV」にドしじの分様皮をが生じる程度の消 進パルスを印加する(亚4数中のB期間)。これ によって、画像データの値に関係なく、各画者の 液晶清子 (10)のメモリ状態の消虫が行なわれる。

つぎに、ViのみにFLCの分体反転が生じる 程度の背込パルスを印加する(第4例中のC別 問)。この時のF L.Cの応答は、各両者のイン パータ入力な位Viu、つまり書き込まれた麻魚 データの質により異なる。インパータへの人力電 位が低いときは、V•u+ →Vm となり、Vm への 許込パルスの印度にしたがって、会会定権(7)へ のパルスの普込が行なわれて、ドしじの分様反転 が生じる。他方、インパータへの入力地位が弱い ときは、 Vour → V L (= Vcos) となり. FLCの分掛反転は生じない。これによって、液

第5頃はこの従来側のタイミングチャートであ る.

(2) - ゲートライン、(21)、(22)、(23) - ゲート 省帳、 (5) - ソースライン、(51)、(52)、(53) --ソース准裕、 (51), (52), (63) ードレイン批権、 (7) - 圖光准衡、 (8) -- 液品層、 (9) -- 対向地 構、(10) - 液晶素子。(20) - 高電圧ライン、(30)

(50) - スイッチングトランジスタ、(60) - 公何ト ランジスタ、(70)ーインパータ回路である。

i

なお、図中、同一符号は同一、または、相当思 分を水す。

代理人 人岩塘球


品パネルのちらつきのない三額表示動作を実現で e 5 .

(企明の効果)

以上のように、この充明は、両者選択トランジ スタの出力を入力とし、病電化ラインと低電ルラ インの間に接続されたスイッチングトランジスタ と負荷とで構成されたインパータ回路を設け、こ のインバータ回路の出力を液晶素子の再基電桶に 印加して一フレーム時間のほとんどの間、その地 位を一定に保つようにしたものであるから、液品 の誘電級和や消費トランジスタの漏れ電流による 両者電位の低下等に起因するちらつきがなく、良 好な三個表示が可能な被攝バネルが得られる効果 がある。

4. 関値の両単な支明

第1回は、この発明の一実施例による液晶パネ ルの一両裏の構成を示す等値回路、第2回はこの 実施例のタイミングチャート、第3周はこの主席 例の他の駆動動作時のタイミングチャート、恋 4 対は従来の液品パネルの一両素の等価団路関、



2:ゲートライン

30: 低電圧ライン

21,22,23:ゲート電極

40: 画景 選択トランジスタ 50:スイッチングトランジスタ

5:ソースライン 7:画条電極


51.52.53: ソース電極


9:対向電極

60: 資荷 トランジスタ

10:液晶素子 20:高電圧ライン 61.62,63:ドレイン電極


≭3 ⊠





Vs 2 V6

51 - 61
51 - 40 - 8
10



手 統 補 正 書 (日光) 下版 昭和 年 月 日 2 5

特許庁長官賢

平 1.事件の表示 特額語 2-024631号

2. 発明の名称

3、補正をする者

事件との関係 特許出顧人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 裁

4.代 理 人 住所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 氏名 (7375) 弁理士 大 岩 増 進 (連絡先の2(213)3421特許部)



5. 補正の対象

・明細書の「特許調求の範囲」、「発明の詳細な 説明」および「図面の頭はな説明」の各種ならび に終節

6. 補正の内容

A. 明雄表:

- (i) 存許請求の克腊を別近の通り補正します。
- (Z) 第5月第6行目:

「高圧ラインと低圧ラインとの間に」とあるを 「高圧ラインおよび低圧ラインに」と訂正しま

(3) 京6頁第2行目:

「(500) 」とあるを「(50)」とお正します。

(4) 第6頁第3行目:

「(600) 」とあるを「(60)」と訂注します。

(5) 第6頁第6行目:

「(400)、(500)、(600) 」とあるを「(40)、(50)、 (60)」とお正します。

(6) 第9貫下から3行目ないし下から2行目: 「低電圧線と高電圧級を」とあるを「低電圧ラ

洲纸

i

補正後の特許請求の範囲

「(1) ゲートラインと、ソースラインと、少なくとも一調面を含き換える間それぞれほぼ定違位に保たれる高端圧ラインおよび低電圧ラインを超えたいわゆるアクティブマトリックス型の液操バ

インと高電圧ラインを」と訂正します。

(7) 第10頁第6行目:

「望幼」とあるを「高速望動」と矯正します。

(8) 第12点图1行目:


「パキルの」のつぎに「高速動作および」を加 入します。

8. 🖾 🗰 :

- (I) 第12回の符号(70)、および(90)の名称を追加するため同間を別紙の通り再提出します。
- (2) 第5回(d)の名称「Vie」を「Tie」に 訂正するため、同凶を別紙の通り再提出します。

以上

第 1 図



2:ゲートライン 21,22,23:ゲート電極

5:ソースライン

7:画景電極9:対向電極

9:対向電極 10:液晶素子

20:高電圧ライン

30:低電圧ライン

40:画素選択トランジスタ

50:スイッチングトランジスタ

51,52,53:ソース電接 60:負荷トランジスタ

61,62,63:ドレイン電極

70:インバータ回路

90:負荷容量

5 **5**

